2026.10.16 금요일
검색
'xPU' 검색결과
기간검색
-
~
검색영역
검색어
-
AI칩과 메모리 거리 좁힌다…삼성전자, 3D 적층 'zHBM' 첫 공개 [경제일보] 삼성전자가 AI 가속기와 메모리 사이의 물리적 거리, 이른바 ‘메모리 장벽’을 허물 3차원(3D) 메모리 구조 ‘zHBM’을 공개했다. 옆에 붙이던 고대역폭메모리(HBM)를 AI 가속기 바로 위에 수직으로 쌓는 방식으로 성능과 전력 효율을 동시에 끌어올린다는 구상이다. 김경륜 삼성전자 D램개발실 상무는 4일(현지시간) 미국 캘리포니아주 샌타클래라컨벤션센터에서 열린 메모리 행사 ‘FMS 2026’ 기조발표에서 이 같은 3D 아키텍처 zHBM을 처음 소개했다. 기존에는 AI 가속기(xPU) 옆에 HBM을 나란히 연결했지만, zHBM은 가속기 위에 HBM을 직접 얹는다. 가로·세로 2차원 배치에서 벗어나 높이(Z축)를 새로 활용했다는 뜻에서 이름 앞에 ‘z’를 붙였다. 가속기와 메모리 사이 데이터 이동 거리를 최소화해 병목 현상을 줄였다고 삼성전자는 설명했다. zHBM은 차세대 HBM인 HBM5와 비교해도 GPU당 성능이 최대 8배, 전력 대비 성능은 최대 3배 개선된다. 열 저항 수치는 HBM5 대비 10~25% 수준으로 낮아져 발열 제어에서도 절반 이상의 개선 효과를 기대할 수 있다. 김 상무는 “기존 패키징 구조로는 가속기 칩과 메모리 간 물리적 거리를 줄이는 데 한계가 있다”며 아키텍처 전환의 필요성을 강조했다. 그는 개발 중인 HBM5에 HBM 최초로 게이트올어라운드(GAA) 트랜지스터를 적용해 2나노미터(㎚) 초미세 공정을 도입했으며, 코어 다이 측면에 열 방출 구조 기술을 더해 발열 제어 수준을 전 세대보다 20% 이상 끌어올렸다고 소개했다. 이어진 발표에서는 이진엽 플래시개발실 부사장이 기기내장형(온디바이스) AI 환경에 맞춘 차세대 낸드 솔루션 ‘z낸드-O’를 선보였다. D램의 용량 한계와 기존 낸드의 낮은 대역폭 문제를 동시에 풀어 고용량·고대역폭·빠른 응답속도를 구현했다는 설명이다. 이 부사장은 매개변수 1200억개 규모 GPT 모델을 구동한 결과 z낸드-O가 기존 D램 서버와 같은 초당 토큰 수를 내면서도 비용은 6분의 1에 그쳤다고 밝혔다. 삼성전자는 이날 400단 이상을 수직 적층한 10세대 V낸드 ‘V10 BV-낸드’도 업계 최초로 공개했다. 회사는 이번에 선보인 3D 메모리 제품들을 앞세워 늘어나는 고성능 컴퓨팅·AI 인프라용 메모리 수요를 확보한다는 계획이다.2026-08-05 10:27:56
많이 본 뉴스
영상
Youtube 바로가기
![[데스크칼럼] AI가 내 돈을 쓰는 시대, 책임은 누가 지나](https://image.ajunews.com/content/image/2026/10/16/20261016135030302549_518_323.jpeg)