[경제일보] HBM 세대교체 본격화…삼성·SK하닉, HBM4E 기술 경쟁

[경제일보] 삼성전자와 SK하이닉스가 6세대 고대역폭메모리(HBM)인 HBM4 시장에서 기술 경쟁을 확대하고 있다. 삼성전자는 첨단 D램과 파운드리 공정을 결합해 성능을 높이고, SK하이닉스는 패키징 기술을 바탕으로 양산 안정성을 강화하고 있다. 양사가 HBM4의 판매 확대와 수율 개선에서 성과를 내면서 후속 제품인 HBM4E의 전력 효율과 발열 관리, 고객 맞춤형 설계 기술을 둘러싼 경쟁도 치열해질 전망이다. 9일 반도체 업계에 따르면 삼성전자와 SK하이닉스는 HBM3E에서 HBM4로 주력 제품을 전환하고 있다. HBM4는 데이터 입출력 통로를 기존 1024개에서 2048개로 두 배 늘린 제품으로, 인공지능(AI) 가속기의 연산 성능 향상에 대응해 데이터 처리 속도와 전력 효율을 높였다.

삼성전자는 지난 2월 HBM4 양산 출하를 시작하면서 10나노급 6세대인 1c D램과 4나노 파운드리 공정을 적용했다. 핀당 동작 속도는 11.7Gbps로 국제반도체표준협의기구(JEDEC) 기준인 8Gbps보다 약 46% 높다. 최대 13Gbps까지 구현할 수 있으며 메모리 대역폭은 최대 3.3TB/s로 전작 HBM3E보다 약 2.7배 확대됐다.

메모리와 파운드리 기술을 함께 보유한 강점도 활용하고 있다. HBM 하단에서 신호와 전력을 제어하는 베이스 다이에 자체 4나노 공정을 적용해 데이터 처리 성능과 전력 효율을 개선했다.

삼성전자는 데이터 입출력 통로 확대로 증가하는 전력 소모를 줄이기 위해 저전압 실리콘관통전극(TSV) 기술과 전력 분배 네트워크 최적화를 적용했다. 이를 통해 HBM3E 대비 전력 효율을 약 40%, 방열 특성을 약 30% 개선했다.

삼성전자의 3분기 HBM4 매출은 전분기보다 3배 이상 증가했으며 전체 HBM 매출에서 차지하는 비중도 60% 수준까지 확대됐다. 전체 D램 시장점유율과 동등한 수준의 HBM 점유율을 확보하겠다는 목표도 3분기에 조기 달성했다.

SK하이닉스는 패키징 기술과 양산 경험을 앞세웠다. 12단 HBM4는 36GB 용량과 핀당 11.7Gbps의 동작 속도를 구현했다. 전작 대비 메모리 대역폭을 두 배 높이고 전력 효율도 40% 이상 개선했다.

핵심 기술은 D램 적층 과정에 적용하는 어드밴스드 MR-MUF다. 칩 사이에 보호재를 주입해 적층 과정에서 발생하는 휨 현상을 줄이고 방열 성능을 높인다. SK하이닉스는 HBM4에 10나노급 5세대인 1b D램을 적용하고 HBM3E에서 검증한 패키징 공정을 활용해 초기 양산의 기술적 위험을 낮췄다.

SK하이닉스는 HBM4 양산 과정에서도 수율을 개선하고 있다. 지난 2분기 HBM4의 수율과 품질은 성숙 단계에 진입한 HBM3E에 근접했으며, 3분기에는 당초 계획한 수율 목표를 상향 조정했다. 올해 4분기에는 HBM4 출하량과 매출이 모두 HBM3E를 넘어설 것으로 예상하고 있다. 삼성전자와 SK하이닉스는 7세대 고대역폭 메모리인 HBM4E 개발을 진행하고 있다. 양사는 올해 상반기 12단 제품 샘플을 주요 고객사에 공급했다.

HBM4E는 차세대 AI 가속기의 데이터 처리 성능을 높이기 위한 메모리다. 그래픽처리장치(GPU)의 연산량이 증가할수록 메모리에서 데이터를 공급하는 속도도 중요해진다. HBM4E는 HBM4보다 높은 대역폭과 용량을 제공해 AI 모델의 학습과 추론 과정에서 발생하는 데이터 병목을 줄일 수 있다.

삼성전자는 지난 5월 HBM4E 12단 샘플을 공급했다. 핀당 14Gbps의 안정적인 동작 속도를 확보했으며 최대 16Gbps까지 구현할 수 있다. 12단 제품 용량은 48GB로, 향후 8단 32GB와 16단 64GB 제품도 추가할 계획이다.

전작 대비 에너지 효율은 16% 개선됐으며 열 저항은 14% 이상 낮아졌다. HBM4에 적용한 1c D램과 자체 4나노 로직 다이를 HBM4E에도 활용해 성능과 전력 효율을 높였다.

삼성전자는 16단 이상 고적층 제품을 위한 하이브리드 구리 본딩(HCB) 기술도 공개했다. 구리 접합을 활용해 칩을 직접 연결하는 방식으로, 기존 열압착 본딩(TCB) 대비 열 저항을 20% 이상 개선하는 기술이다. 적층 수가 증가해도 패키지 두께와 발열을 관리할 수 있도록 차세대 접합 공정 개발을 추진하고 있다.

SK하이닉스는 기존 패키징 기술을 고도화하는 방식으로 HBM4E의 성능을 높이고 있다. 지난 6월 공급한 12단 샘플은 핀당 최대 16Gbps의 데이터 처리 속도와 48GB 용량을 구현했으며 HBM4 대비 에너지 효율을 20% 이상 개선했다.

패키징에는 어드밴스드 MR-MUF 공정을 적용해 열 저항을 전작보다 약 17% 낮췄다. 데이터 전송 지연을 줄이기 위한 인터페이스와 설계 최적화 기술도 적용했다. SK하이닉스는 고객사 평가를 거쳐 2027년 본격 양산을 목표로 하고 있다.

SK하이닉스는 주요 고객사와 AI 시스템 구조 및 연산 작업에 최적화된 커스텀 HBM 프로젝트도 진행하고 있다. 범용 제품의 성능 개선을 넘어 고객별 AI 가속기 설계에 맞춘 메모리 개발까지 확대하고 있다.

[아주경제 2026년 11월 10일자 13면에 게재된 기사입니다.]